剰余回路

ちと研究の一環で、剰余回路が必要になり、スケマティックエディタでチマチマと書いてました。
私が研究対象としているのは、PCAです。こいつはFPGAの親戚みたいなものです。そしてこれがまた曲者で、論理合成ツールがないがために、回路一つ書くのに、スケマティックエディタを使って、１つずつLook Up Table(LUT)の値を設定しないといけないという大変さ。さらに、非同期回路だから、遅延の取り回しやら何やらで、レイアウト設計と何が違うの？という世界です。大変です。
で、今日は冴えてる。
剰余回路を３セル*1で実現しますた。一応、先輩に面積を見積もってもらったら、３×３というお言葉を頂いていたので、３×１で実現できる確信を得たときといったら、言葉には表せん。で、今しがた回路が書けたので、調子に乗って日記に書いてみました。
正直、これもLUTだからこそなせる業かなと少しばかりPCAを見直したところです。
しかし、書こうと思えば書けるもんだな。

*1:PCAにおける面積を表す基本単位